Jose Eduin Culma Caviedes - Sistemas digitales I. Nuestro grupo está compuesto por 3 personas, todos estudiantes de Ingeniería Electrónica, Yamid labora en Alpina en el área de mantenimiento, Andrea labora como coordinadora de soporte y Anderson como Especialista de soluciones de Rackspace y nuestro objetivo es aplicar los conocimientos adquiridos en semestres anteriores para esta materia y adquirir las competencias necesarias para nuestro perfil profesional.
Equipo de Trabajo
De izquierda a derecha: Anderson ortiz - Andrea Yate - Yamid Reyes
viernes, 27 de mayo de 2016
sábado, 21 de noviembre de 2015
Control De Nivel De Un Tanque con Programación VHDL en FPGA
 |
| Control De Nivel De Un Tanque con Programación VHDL en FPGA |
martes, 13 de octubre de 2015
jueves, 8 de octubre de 2015
Informe Laboratorio # 7
 |
| Montaje y prueba Laboratorio 7, Procesador |
 |
| Código del programa el procesador implementado. |
Informe Laboratorio # 6
 |
| Montaje y prueba de Laboratorio 6, Máquina de estado. |
 |
| Código Esquemático Máquina de estado. |
viernes, 25 de septiembre de 2015
viernes, 4 de septiembre de 2015
Informe Laboratorio # 4
 |
| Implementación del Public |
 |
| Esquemático
Descripción del Laboratorio:
Se ensamblaron varios bloques de programación para la elaboración del laboratorio, el primero fue un reloj con una frecuencia de 4Mhz, el segundo un contador de 6 bits, el tercero la memoria ROM donde utilizamos 63 espacios de memoria para mostrar los nombres de los integrantes del grupo y de la Universidad, esta visualización se hizo en display de 16 Segmentos con cátodo común y truncamiento al finalizar la secuencia, también se adicionó un reset manual en el sw P11.
|
Suscribirse a:
Entradas (Atom)