 |
| Montaje FGPA Laboratorio VGA |
 |
| Programación Laboratorio VGA |
Jose Eduin Culma Caviedes - Sistemas digitales I. Nuestro grupo está compuesto por 3 personas, todos estudiantes de Ingeniería Electrónica, Yamid labora en Alpina en el área de mantenimiento, Andrea labora como coordinadora de soporte y Anderson como Especialista de soluciones de Rackspace y nuestro objetivo es aplicar los conocimientos adquiridos en semestres anteriores para esta materia y adquirir las competencias necesarias para nuestro perfil profesional.
Equipo de Trabajo
De izquierda a derecha: Anderson ortiz - Andrea Yate - Yamid Reyes
martes, 13 de octubre de 2015
jueves, 8 de octubre de 2015
Informe Laboratorio # 7
 |
| Montaje y prueba Laboratorio 7, Procesador |
 |
| Código del programa el procesador implementado. |
Informe Laboratorio # 6
 |
| Montaje y prueba de Laboratorio 6, Máquina de estado. |
 |
| Código Esquemático Máquina de estado. |
viernes, 25 de septiembre de 2015
viernes, 4 de septiembre de 2015
Informe Laboratorio # 4
 |
| Implementación del Public |
 |
| Esquemático
Descripción del Laboratorio:
Se ensamblaron varios bloques de programación para la elaboración del laboratorio, el primero fue un reloj con una frecuencia de 4Mhz, el segundo un contador de 6 bits, el tercero la memoria ROM donde utilizamos 63 espacios de memoria para mostrar los nombres de los integrantes del grupo y de la Universidad, esta visualización se hizo en display de 16 Segmentos con cátodo común y truncamiento al finalizar la secuencia, también se adicionó un reset manual en el sw P11.
|
jueves, 3 de septiembre de 2015
Informe Laboratorio # 3
 |
| Esquemático |
 |
| Implementación del Programa |
Descripción del Laboratorio:
Para obtener un visualización del recorrido de memoria, implementamos un contador, realizamos el esquemático con flip flops, anexamos un bloque de la ROM con la programación y secuencia entregada por el docente, luego conectamos los leds que nos permitieron avanzar con la visualización de acuerdo a lo solicitado en el laboratorio.
lunes, 31 de agosto de 2015
Informe Laboratorio # 2
 |
Implementación Metodología Esquemático. |
Se generó el código con el Software BOOLE para un decodificador ALFA NUMÉRICO después de haber elaborado la respectiva tabla de valores y de acuerdo a lo solicitado por el profesor en clase, se validó y rectificó comparando nuevamente con lo hecho a pedal.
Paso seguido creamos un proyecto nuevo en Xillinx, subimos nuestro archivo de BOOLE y el archivo .ucf, se hicieron las modificaciones necesarias para poder compilar el programa, se incluyó el componente esquemático generado para completar todo el diseño de acuerdo a la metodología solicitada en el laboratorio, se generó el código .BIT y se cargó en la FPGA y se implementó con el display, obtuvimos como resultado que el programa corrió de manera correcta, observando en la salida lo que en efecto se solicitó en un principio para este laboratorio.
Suscribirse a:
Entradas (Atom)